面向硬件优化的对角化电路：实现高效量子算法

2.1 问题陈述与动机

用于一般对易集合的通用对角化电路需要 $O(n^2)$ 个双量子比特门，并且在量子比特连接性有限的硬件上（例如线性或网格架构）会产生巨大的交换门开销。另一种方法是仅使用单量子比特门，但这将对角化限制在张量积基内，显著限制了可测量集合的大小，并增加了所需测量电路的总数。

2.2 面向硬件优化的对角化

HT对角化找到了一个折中方案。它允许使用受控数量的双量子比特门（如CNOT门），根据设备的连接图进行策略性布局，从而能够对角化比TPB更大的泡利算符集合，同时避免了通用GC电路的全部开销。目标是在硬件约束下最大化每轮测量中包含的泡利算符数量。

2.3 数学表述

对于一个对易的泡利算符集合 $\mathcal{P} = \{P_1, ..., P_k\}$，如果存在一个克利福德电路 $C$，该电路仅由单量子比特门和沿连接图 $G$ 的边放置的双量子比特门构成，使得对于所有 $i$，$C P_i C^\dagger$ 都是对角的（即 $Z$ 和 $I$ 算符的乘积），则该集合在具有连接图 $G$ 的设备上是HT可对角化的。电路 $C$ 有效地将 $\mathcal{P}$ 的共享本征基旋转到计算基。

3.1 泡利算符分组

作者提出了一种算法，将哈密顿量的泡利项划分为联合HT可对角化的集合。这是一个组合优化问题，同时考虑了泡利算符之间的对易关系和硬件连接性。该算法旨在最小化分组总数，从而最小化所需的不同量子电路执行次数。

3.2 构建HT电路

对于给定的一组对易泡利算符和一个硬件连接图，该框架提供了一个系统性的过程来构建对角化电路 $C$。这涉及找到一系列克利福德操作（单量子比特门和沿硬件边的CNOT门），将组中的每个泡利算符映射到对角形式。该过程高度灵活，可以定制以最小化电路深度或特定门的数量。

4.1 测量次数减少

针对几种分子哈密顿量类别（例如 $H_2$、$LiH$、$H_2O$），将HT分组方法与标准TPB分组方法进行了比较。关键指标是所需的测量组数。结果一致表明，HT分组所需的组数少于TPB。例如，在模拟 $H_2$ 分子的6量子比特线性链拓扑上，与TPB相比，HT分组将组数减少了约20-30%，这直接转化为在固定估计精度下所需量子测量次数的成比例减少。

4.2 云端量子计算机演示

作为原理验证，作者在IBM的云端量子处理器上执行了HT电路。他们测量了小规模哈密顿量实例的期望值。实验证实，所构建的HT电路可以在连接性有限的真实硬件上执行，并在误差范围内成功产生了正确的期望值，验证了该方法的实际可行性。

图表描述（概念性）： 典型的条形图会在y轴上显示“测量电路数量”，在x轴上显示针对不同小分子的不同分组方法。HT条形图将显著短于TPB条形图，但长于理想GC条形图（假设全连接），直观地展示了HT方法在效率上的折中增益。

5.1 核心洞见与逻辑脉络

本文的核心洞见极其务实：如果理论上的电路最优性无法映射到物理硬件，那么它就毫无意义。 其逻辑脉络无懈可击：1) 识别近期算法的瓶颈（测量开销）。2) 诊断根本原因（抽象GC电路与稀疏硬件连接图之间的不匹配）。3) 提出一个约束优化解决方案，在设计过程中明确将硬件连接图作为首要考虑因素。这不仅仅是一个微小的调整；这是从为量子计算机设计到为这台特定的量子计算机设计的根本性转变。它呼应了经典计算和先进量子编译器（如Qiskit的transpiler或TKET）中硬件感知编译的理念，但将其直接应用于对角化这一算法原语。

5.2 优势与关键缺陷

优势： 该框架是系统且灵活的，这相对于临时启发式方法是一个主要优势。其与硬件约束的直接集成使其可立即部署。所展示的测量组数减少是一个切实的、与硬件无关的益处。它优雅地在TPB和GC之间进行插值，为电路复杂性提供了一个可调节的旋钮。

关键缺陷与开放性问题： 一个不容忽视的问题是电路深度和保真度。虽然HT减少了电路数量，但每个电路可能比TPB电路更深（包含更多CNOT门）。在当今的含噪设备上，更深的电路可能具有更低的保真度，这可能会抵消测量次数减少带来的好处。本文需要对总资源成本进行更严格的分析：（分组数）*（每组测量次数 * 每次测量的方差）。每次测量的方差取决于电路保真度。此外，分组算法对于大型复杂分子的可扩展性及其在经典端的计算复杂性仍有待充分探索。它有可能成为一个计算量巨大的预处理步骤。

5.3 可操作的见解与影响

对于量子算法开发者以及像IBM、Pasqal或Quantinuum这样的公司，这项工作提供了一个可操作的蓝图。首先，它应该作为标准分组选项集成到量子软件开发工具包中，与TPB和GC并列。其次，硬件设计者应注意：这项研究量化了连接性的价值。连接性更强的架构将允许HT电路接近理想GC的性能，为架构权衡提供了具体的度量标准。第三，对于当前运行VQE的实践者来说，直接的启示是在您的目标问题和硬件上对HT与TPB进行基准测试。不要假设TPB是最好的。在TPB-HT-GC频谱上的最优点取决于问题和硬件。该框架提供了找到该最优点的工具，超越了“一刀切”的对角化策略。