효율적인 양자 알고리즘을 위한 하드웨어 맞춤형 대각화 회로

1. 서론 및 개요

폴리 연산자의 대각화는 많은 양자 알고리즘, 특히 변분 양자 고유값 솔버(VQE)에서 해밀토니안과 같은 관측량의 기댓값을 추정하기 위한 기본적인 서브루틴입니다. 연결성이 제한되고 오류율이 높은 근미래 양자 장치에서 자원 효율적인 대각화 회로를 구성하는 것은 매우 중요합니다. 본 연구는 하드웨어 맞춤형(HT) 프레임워크를 소개하며, 이 프레임워크는 교환 가능한 폴리 연산자 집합을 대각화하기 위해 초저 게이트 수 회로를 체계적으로 설계하여, 완전 연결된 일반 회로와 지나치게 제한적인 텐서 곱 기저(TPB) 접근법 사이의 간극을 메웁니다.

2. 이론적 프레임워크

이 프레임워크는 관측량 $O = \sum_{i=1}^{M} c_i P_i$ (여기서 $P_i$는 폴리 연산자)를 측정하는 과제 위에 구축되었습니다. 효율적인 측정은 교환 가능한 폴리들을 동시에 대각화할 수 있는 집합으로 그룹화하는 것을 필요로 합니다.

2.1 문제 진술 및 동기

일반 교환 가능(GC) 집합에 대한 일반 대각화 회로는 $O(n^2)$개의 2-큐비트 게이트를 필요로 하며, 큐비트 연결성이 제한된(예: 선형 또는 격자 구조) 하드웨어에서 상당한 스왑 게이트 오버헤드를 초래합니다. 대안으로, 단일 큐비트 게이트만 사용하는 것은 대각화를 텐서 곱 기저(TPB)로 제한하여, 측정 가능한 집합의 크기를 크게 제한하고 필요한 측정 회로(샷)의 총 수를 증가시킵니다.

2.2 하드웨어 맞춤형(HT) 대각화

HT 대각화는 중간 지점을 찾습니다. 이는 장치의 연결성 그래프에 따라 전략적으로 배치된 제어된 수의 2-큐비트 게이트(예: CNOT)를 허용하여, TPB보다 더 큰 폴리 집합을 대각화하면서도 일반 GC 회로의 완전한 오버헤드는 피합니다. 목표는 하드웨어 제약 하에서 측정 라운드당 폴리 수를 최대화하는 것입니다.

2.3 수학적 공식화

교환 가능한 폴리 연산자 집합 $\mathcal{P} = \{P_1, ..., P_k\}$가 연결성 그래프 $G$를 가진 장치에서 HT-대각화 가능하다는 것은, 단일 큐비트 게이트와 $G$의 에지를 따라 배치된 2-큐비트 게이트로만 구성된 클리퍼드 회로 $C$가 존재하여, 모든 $i$에 대해 $C P_i C^\dagger$가 대각 행렬($Z$ 및 $I$ 연산자의 곱)이 되는 것을 의미합니다. 회로 $C$는 $\mathcal{P}$의 공유 고유 기저를 계산 기저로 효과적으로 회전시킵니다.

3. 알고리즘 및 방법론

3.1 폴리 연산자 그룹화

저자들은 해밀토니안의 폴리 항들을 공동-HT-대각화 가능한 집합으로 분할하는 알고리즘을 제시합니다. 이는 폴리들 간의 교환 관계와 하드웨어 연결성을 모두 고려하는 조합 최적화 문제입니다. 알고리즘은 총 그룹 수를 최소화하여, 필요한 고유 양자 회로 실행 횟수를 최소화하는 것을 목표로 합니다.

3.2 HT 회로 구성

주어진 교환 가능한 폴리 그룹과 하드웨어 그래프에 대해, 이 프레임워크는 대각화 회로 $C$를 구성하는 체계적인 절차를 제공합니다. 이는 그룹 내 각 폴리를 대각 형태로 매핑하는 클리퍼드 연산(단일 큐비트 게이트 및 하드웨어 에지를 따른 CNOT)의 시퀀스를 찾는 것을 포함합니다. 이 절차는 매우 유연하며 깊이 또는 특정 게이트 수를 최소화하도록 맞춤화될 수 있습니다.

분석 프레임워크 예시: 개념적 워크플로우

입력: 해밀토니안 $H$, 하드웨어 연결성 그래프 $G$.

분해: $H = \sum_i c_i P_i$로 표현합니다.
그룹화: $\{P_i\}$를 모든 폴리가 교환 가능하고 $G$ 상에서 공동 HT-대각화 가능한 집합 $S_j$로 분할합니다.
구성: 각 집합 $S_j$에 대해 맞춤 절차를 사용하여 HT 대각화 회로 $C_j$를 생성합니다.
실행: 양자 장치에서, 각 $j$에 대해: $C_j$를 적용하고, 계산 기저에서 측정하며, 동일한 샷 데이터로부터 모든 $P_i \in S_j$에 대한 $\langle P_i \rangle$을 추정합니다.
재구성: $\langle H \rangle = \sum_i c_i \langle P_i \rangle$를 계산합니다.

이 워크플로우는 VQE와 같은 알고리즘에서 지배적인 측정 오버헤드를 직접적으로 감소시킵니다.

4. 실험 결과 및 성능

4.1 측정 감소

여러 분자 해밀토니안 클래스(예: $H_2$, $LiH$, $H_2O$)에 대해, HT 그룹화 방법이 표준 TPB 그룹화와 비교되었습니다. 핵심 지표는 필요한 측정 그룹(회로)의 수입니다. 결과는 일관되게 HT 그룹화가 TPB보다 더 적은 그룹을 필요로 함을 보여줍니다. 예를 들어, $H_2$ 분자를 시뮬레이션하는 6-큐비트 선형 체인 토폴로지에서, HT 그룹화는 TPB에 비해 그룹 수를 약 20-30% 감소시켰으며, 이는 고정된 추정 정확도에 대해 필요한 양자 샷 수에 비례하여 감소함을 의미합니다.

성능 스냅샷

벤치마크: $H_2$ 해밀토니안 (4-6 큐비트)
TPB 그룹: ~8-10
HT 그룹 (선형 하드웨어): ~6-8
감소율: 측정 회로 약 25% 감소.

4.2 클라우드 양자 컴퓨터 데모

원리 증명으로, 저자들은 IBM의 클라우드 기반 양자 프로세서에서 HT 회로를 실행했습니다. 그들은 작은 해밀토니안 인스턴스에 대한 기댓값을 측정했습니다. 실험은 구성된 HT 회로가 제한된 연결성(예: IBM의 Falcon 프로세서)을 가진 실제 하드웨어에서 실행 가능하며, 오차 범위 내에서 올바른 기댓값을 성공적으로 생성함을 확인하여, 이 접근법의 실용적 타당성을 검증했습니다.

차트 설명 (개념적): 막대 차트는 일반적으로 y축에 "측정 회로 수"를, x축에 다양한 작은 분자에 대한 서로 다른 그룹화 방법(TPB, GC-이상적, HT)을 표시할 것입니다. HT 막대는 TPB 막대보다 상당히 짧지만 이상적인 GC 막대(완전 연결을 가정)보다는 길어, HT의 중간 효율성 이득을 시각적으로 보여줄 것입니다.

5. 기술적 분석 및 프레임워크

5.1 핵심 통찰 및 논리적 흐름

이 논문의 핵심 통찰은 잔혹할 정도로 실용적입니다: 이론적 회로 최적성이 물리적 하드웨어에 매핑되지 않는다면 무의미합니다. 논리적 흐름은 흠잡을 데 없습니다: 1) 근미래 알고리즘의 병목 현상(측정 오버헤드)을 식별합니다. 2) 근본 원인(추상적 GC 회로와 희소 하드웨어 그래프 간의 불일치)을 진단합니다. 3) 하드웨어 그래프를 설계 과정의 일급 객체로 명시적으로 통합하는 제약 최적화 솔루션(HT 회로)을 제안합니다. 이는 단순한 사소한 조정이 아닙니다; 양자 컴퓨터를 위한 설계에서 이 특정 양자 컴퓨터를 위한 설계로의 근본적인 전환입니다. 이는 고전 컴퓨팅 및 Qiskit의 트랜스파일러나 TKET와 같은 고급 양자 컴파일러에서 볼 수 있는 하드웨어 인식 컴파일 철학을 반영하지만, 이를 대각화라는 알고리즘적 기본 요소에 직접 적용합니다.

5.2 강점 및 주요 결함

강점: 이 프레임워크는 체계적이고 유연하여, 임시 휴리스틱에 비해 주요 장점입니다. 하드웨어 제약과의 직접적인 통합으로 인해 즉시 배포 가능합니다. 측정 그룹 수의 입증된 감소는 하드웨어에 구애받지 않는 실질적인 이점입니다. 이는 TPB와 GC 사이를 우아하게 보간하여 회로 복잡성에 대한 조정 가능한 손잡이를 제공합니다.

주요 결함 및 미해결 질문: 가장 큰 문제는 회로 깊이와 충실도입니다. HT는 회로 수는 줄이지만, 각 회로는 TPB 회로보다 더 깊을(더 많은 CNOT) 수 있습니다. 오늘날의 잡음이 많은 장치에서 더 깊은 회로는 충실도가 낮을 수 있어, 샷 감소 이점을 상쇄할 가능성이 있습니다. 논문은 총 자원 비용: (그룹 수) * (그룹당 샷 수 * 샷당 분산)에 대한 보다 엄격한 분석이 필요합니다. 샷당 분산은 회로 충실도에 의존합니다. 더 나아가, 그룹화 알고리즘의 대규모 복잡 분자(예: 50+ 큐비트의 촉매)에 대한 확장성과 고전 측면의 계산 복잡도는 완전히 탐구되지 않았습니다. 이는 계산적으로 부담이 큰 전처리 단계가 될 위험이 있습니다.

5.3 실행 가능한 통찰 및 함의

IBM, Pasqal 또는 Quantinuum과 같은 양자 알고리즘 개발자 및 회사들에게, 이 연구는 실행 가능한 청사진을 제공합니다. 첫째, 이는 TPB 및 GC와 함께 표준 그룹화 옵션으로 양자 소프트웨어 개발 키트(SDK)에 통합되어야 합니다. 둘째, 하드웨어 설계자들은 주목해야 합니다: 이 연구는 연결성의 가치를 정량화합니다. 더 연결된 아키텍처(예: heavy-hex 대 선형)는 HT 회로가 이상적인 GC 성능에 접근하도록 허용하여, 아키텍처 트레이드오프에 대한 구체적인 지표를 제공합니다. 셋째, 오늘날 VQE를 실행하는 실무자들에게, 즉각적인 교훈은 대상 문제 및 하드웨어에서 HT를 TPB와 비교 평가하라는 것입니다. TPB가 최선이라고 가정하지 마십시오. TPB-HT-GC 스펙트럼 상의 최적점은 문제와 하드웨어에 의존합니다. 이 프레임워크는 그 최적점을 찾는 도구를 제공하여, 일률적인 대각화 전략을 넘어서게 합니다.

6. 미래 응용 및 방향

VQE를 넘어서: 폴리 측정이 필요한 다른 알고리즘에의 적용, 예를 들어 양자 부분공간 대각화, 폴리 특징 맵을 가진 양자 머신 러닝 모델, 클리퍼드 데이터 회귀와 같은 오류 완화 기술.
오류 완화와의 통합: HT 회로와 제로 노이즈 외삽법 또는 확률적 오류 제거를 결합하며, 증가된 깊이가 오류율에 미치는 영향을 신중하게 고려합니다.
동적 적응: 현재 장치 보정 데이터(게이트 충실도, 연결성 변화)를 기반으로 실시간으로 HT 회로를 적응시킬 수 있는 알고리즘 개발.
하드웨어와의 공동 설계: 대상 문제 클래스(예: 양자 화학)에 대해 효율적인 HT 대각화에 특히 적합한 연결성 그래프를 갖도록 차세대 양자 처리 장치(QPU)의 설계에 영향을 미칩니다.
그룹화를 위한 머신 러닝: 대규모 해밀토니안에 대해 최적 HT 그룹화 문제를 더 효율적으로 해결하기 위해 강화 학습 또는 그래프 신경망 활용.

7. 참고문헌

IBM Quantum Experience. https://quantum-computing.ibm.com
Peruzzo, A., et al. "A variational eigenvalue solver on a photonic quantum processor." Nature Communications 5, 4213 (2014).
Kandala, A., et al. "Hardware-efficient variational quantum eigensolver for small molecules and quantum magnets." Nature 549, 242–246 (2017).
McClean, J. R., et al. "The theory of variational hybrid quantum-classical algorithms." New Journal of Physics 18, 023023 (2016).
Gokhale, P., et al. "$O(n^3)$ Measurement Cost for Variational Quantum Eigensolver on Molecular Hamiltonians." IEEE Transactions on Quantum Engineering, 1, 1–24 (2020).
Izmaylov, A. F., et al. "Unitary partitioning approach to the measurement problem in the variational quantum eigensolver method." Journal of Chemical Theory and Computation 16.1, 190-195 (2019).
Qiskit Transpiler. https://qiskit.org/documentation/apidoc/transpiler.html
Cambridge Quantum (Quantinuum), TKET. https://cqcl.github.io/tket/
National Institute of Standards and Technology (NIST), Quantum Computing Progress Reports.