कुशल क्वांटम एल्गोरिदम के लिए हार्डवेयर-अनुकूलित विकर्णीकरण सर्किट
पॉली ऑपरेटरों के विकर्णीकरण के लिए संसाधन-कुशल क्वांटम सर्किट बनाने का एक ढांचा, जो सीमित कनेक्टिविटी वाले निकट-अवधि के क्वांटम उपकरणों पर मापन ओवरहेड को कम करता है।
होम »
दस्तावेज़ीकरण »
कुशल क्वांटम एल्गोरिदम के लिए हार्डवेयर-अनुकूलित विकर्णीकरण सर्किट
1. परिचय एवं अवलोकन
पॉली ऑपरेटरों का विकर्णीकरण अनेक क्वांटम एल्गोरिदम में एक मौलिक उप-कार्य है, विशेष रूप से वेरिएशनल क्वांटम आइजनसॉल्वर (VQE) में हैमिल्टोनियन जैसे प्रेक्षणीयों के अपेक्षा मूल्यों का आकलन करने के लिए। सीमित कनेक्टिविटी और उच्च त्रुटि दर वाले निकट-अवधि के क्वांटम उपकरणों पर, संसाधन-कुशल विकर्णीकरण सर्किटों का निर्माण महत्वपूर्ण है। यह कार्य एक हार्डवेयर-अनुकूलित (HT) ढांचा प्रस्तुत करता है जो कम्यूट करने वाले पॉली ऑपरेटरों के समुच्चयों के विकर्णीकरण के लिए अति-निम्न गेट संख्या वाले सर्किटों का व्यवस्थित रूप से डिजाइन करता है, जो पूर्णतः जुड़े सामान्य सर्किटों और अत्यधिक प्रतिबंधात्मक टेंसर उत्पाद आधार (TPB) दृष्टिकोणों के बीच की खाई को पाटता है।
2. सैद्धांतिक ढांचा
यह ढांचा प्रेक्षणीयों $O = \sum_{i=1}^{M} c_i P_i$ के मापन की चुनौती पर आधारित है, जहाँ $P_i$ पॉली ऑपरेटर हैं। कुशल मापन के लिए कम्यूट करने वाले पॉली ऑपरेटरों को ऐसे समुच्चयों में समूहीकृत करना आवश्यक है जिनका एक साथ विकर्णीकरण किया जा सके।
2.1 समस्या कथन एवं प्रेरणा
सामान्य कम्यूटिंग (GC) समुच्चयों के लिए सामान्य विकर्णीकरण सर्किटों को $O(n^2)$ दो-क्विबिट गेटों की आवश्यकता होती है और सीमित क्विबिट कनेक्टिविटी (जैसे, रैखिक या ग्रिड आर्किटेक्चर) वाले हार्डवेयर पर भारी स्वैप गेट ओवरहेड होता है। विकल्प के रूप में, केवल एकल-क्विबिट गेटों का उपयोग करना, विकर्णीकरण को टेंसर उत्पाद आधारों (TPB) तक सीमित कर देता है, जो मापने योग्य समुच्चयों के आकार को महत्वपूर्ण रूप से सीमित कर देता है और आवश्यक मापन सर्किटों (शॉट्स) की कुल संख्या बढ़ा देता है।
2.2 हार्डवेयर-अनुकूलित (HT) विकर्णीकरण
HT विकर्णीकरण एक मध्यम मार्ग ढूंढता है। यह नियंत्रित संख्या में दो-क्विबिट गेटों (जैसे CNOT) की अनुमति देता है, जिन्हें डिवाइस की कनेक्टिविटी ग्राफ के अनुसार रणनीतिक रूप से रखा जाता है, ताकि TPB की तुलना में पॉली ऑपरेटरों के एक बड़े समुच्चय का विकर्णीकरण किया जा सके, जबकि सामान्य GC सर्किटों के पूर्ण ओवरहेड से बचा जा सके। लक्ष्य हार्डवेयर बाधाओं के तहत प्रति मापन राउंड पॉली ऑपरेटरों की संख्या को अधिकतम करना है।
2.3 गणितीय सूत्रीकरण
कम्यूट करने वाले पॉली ऑपरेटरों का एक समुच्चय $\mathcal{P} = \{P_1, ..., P_k\}$, कनेक्टिविटी ग्राफ $G$ वाले डिवाइस पर HT-विकर्णीकरण योग्य है, यदि एक क्लिफोर्ड सर्किट $C$ मौजूद है, जो एकल-क्विबिट गेटों और केवल $G$ के किनारों के साथ दो-क्विबिट गेटों से बना है, ऐसा कि सभी $i$ के लिए $C P_i C^\dagger$ विकर्ण ( $Z$ और $I$ ऑपरेटरों का गुणनफल) है। सर्किट $C$ प्रभावी रूप से $\mathcal{P}$ के साझा आइजनबेसिस को कम्प्यूटेशनल बेसिस में घुमा देता है।
3. एल्गोरिदम एवं पद्धति
3.1 पॉली ऑपरेटरों का समूहीकरण
लेखक एक हैमिल्टोनियन के पॉली पदों को संयुक्त रूप से-HT-विकर्णीकरण योग्य समुच्चयों में विभाजित करने के लिए एक एल्गोरिदम प्रस्तुत करते हैं। यह एक संयोजनात्मक अनुकूलन समस्या है जो पॉली ऑपरेटरों के बीच कम्यूटेशन संबंधों और हार्डवेयर कनेक्टिविटी दोनों पर विचार करती है। एल्गोरिदम का लक्ष्य समूहों की कुल संख्या को न्यूनतम करना है, जिससे आवश्यक विशिष्ट क्वांटम सर्किट निष्पादनों की संख्या कम हो जाती है।
3.2 HT सर्किटों का निर्माण
कम्यूट करने वाले पॉली ऑपरेटरों के एक दिए गए समूह और एक हार्डवेयर ग्राफ के लिए, यह ढांचा विकर्णीकरण सर्किट $C$ के निर्माण के लिए एक व्यवस्थित प्रक्रिया प्रदान करता है। इसमें क्लिफोर्ड संक्रियाओं (एकल-क्विबिट गेट और हार्डवेयर किनारों के साथ CNOT) का एक अनुक्रम ढूंढना शामिल है जो समूह के प्रत्येक पॉली को एक विकर्ण रूप में मैप करता है। यह प्रक्रिया अत्यधिक लचीली है और गहराई या विशिष्ट गेट संख्या को कम करने के लिए अनुकूलित की जा सकती है।
विघटित करें: $H = \sum_i c_i P_i$ के रूप में व्यक्त करें।
समूहीकरण: $\{P_i\}$ को समुच्चयों $S_j$ में विभाजित करें जहाँ $S_j$ के सभी पॉली कम्यूट करते हैं और $G$ पर संयुक्त रूप से HT-विकर्णीकरण योग्य हैं।
निर्माण: प्रत्येक समुच्चय $S_j$ के लिए, अनुकूलित प्रक्रिया का उपयोग करके HT विकर्णीकरण सर्किट $C_j$ उत्पन्न करें।
निष्पादन: क्वांटम डिवाइस पर, प्रत्येक $j$ के लिए: $C_j$ लागू करें, कम्प्यूटेशनल बेसिस में मापन करें, समान शॉट डेटा से सभी $P_i \in S_j$ के लिए $\langle P_i \rangle$ का आकलन करें।
पुनर्निर्माण: $\langle H \rangle = \sum_i c_i \langle P_i \rangle$ की गणना करें।
यह कार्यप्रवाह VQE जैसे एल्गोरिदम में प्रमुख मापन ओवरहेड को सीधे कम करता है।
4. प्रायोगिक परिणाम एवं प्रदर्शन
4.1 मापन में कमी
कई आणविक हैमिल्टोनियन वर्गों (जैसे, $H_2$, $LiH$, $H_2O$) के लिए, HT समूहीकरण पद्धति की तुलना मानक TPB समूहीकरण से की गई। मुख्य मापदंड मापन समूहों (सर्किटों) की संख्या है। परिणाम लगातार दर्शाते हैं कि HT समूहीकरण को TPB की तुलना में कम समूहों की आवश्यकता होती है। उदाहरण के लिए, $H_2$ अणु के अनुकरण के लिए 6-क्विबिट रैखिक श्रृंखला टोपोलॉजी पर, HT समूहीकरण ने TPB की तुलना में समूह संख्या में लगभग 20-30% की कमी की, जो सीधे तौर पर एक निश्चित आकलन सटीकता के लिए आवश्यक क्वांटम शॉट्स में आनुपातिक कमी में अनुवादित होती है।
प्रदर्शन स्नैपशॉट
बेंचमार्क: $H_2$ हैमिल्टोनियन (4-6 क्विबिट) TPB समूह: ~8-10 HT समूह (रैखिक हार्डवेयर): ~6-8 कमी: ~25% कम मापन सर्किट।
4.2 क्लाउड क्वांटम कंप्यूटर प्रदर्शन
सिद्धांत के प्रमाण के रूप में, लेखकों ने IBM के क्लाउड-आधारित क्वांटम प्रोसेसरों पर HT सर्किटों का निष्पादन किया। उन्होंने छोटे हैमिल्टोनियन उदाहरणों के लिए अपेक्षा मूल्यों का मापन किया। प्रयोगों ने इस बात की पुष्टि की कि निर्मित HT सर्किट सीमित कनेक्टिविटी (जैसे, IBM के फाल्कन प्रोसेसर) वाले वास्तविक हार्डवेयर पर निष्पादन योग्य थे और त्रुटि सीमाओं के भीतर सही अपेक्षा मूल्य सफलतापूर्वक उत्पन्न किए, जिससे इस दृष्टिकोण की व्यावहारिक संभावना सत्यापित हुई।
चार्ट विवरण (संकल्पनात्मक): एक बार चार्ट आम तौर पर y-अक्ष पर "मापन सर्किटों की संख्या" दिखाएगा, जिसमें विभिन्न छोटे अणुओं के लिए x-अक्ष पर विभिन्न समूहीकरण पद्धतियाँ (TPB, GC-आदर्श, HT) होंगी। HT बार TPB बार से काफी छोटे होंगे लेकिन आदर्श GC बार (जो सभी-से-सभी कनेक्टिविटी मानता है) से लंबे होंगे, जो HT की मध्यवर्ती दक्षता लाभ को दृश्य रूप से प्रदर्शित करेगा।
5. तकनीकी विश्लेषण एवं ढांचा
5.1 मूल अंतर्दृष्टि एवं तार्किक प्रवाह
पेपर की मूल अंतर्दृष्टि क्रूरतापूर्वक व्यावहारिक है: सैद्धांतिक सर्किट इष्टतमता निरर्थक है यदि वह भौतिक हार्डवेयर पर मैप नहीं होती। तार्किक प्रवाह निर्दोष है: 1) निकट-अवधि के एल्गोरिदम में बाधा की पहचान करें (मापन ओवरहेड)। 2) मूल कारण का निदान करें (अमूर्त GC सर्किट और विरल हार्डवेयर ग्राफ के बीच बेमेल)। 3) एक बाधित अनुकूलन समाधान (HT सर्किट) प्रस्तावित करें जो हार्डवेयर ग्राफ को डिजाइन प्रक्रिया में प्रथम श्रेणी के नागरिक के रूप में स्पष्ट रूप से शामिल करता है। यह केवल एक मामूली समायोजन नहीं है; यह एक क्वांटम कंप्यूटर के लिए डिजाइन करने से इस विशिष्ट क्वांटम कंप्यूटर के लिए डिजाइन करने की ओर एक मौलिक बदलाव है। यह क्लासिकल कंप्यूटिंग और Qiskit के ट्रांसपाइलर या TKET जैसे उन्नत क्वांटम कंपाइलरों में देखी गई हार्डवेयर-जागरूक संकलन दर्शन को प्रतिध्वनित करता है, लेकिन इसे सीधे विकर्णीकरण के एल्गोरिदमिक आदिम पर लागू करता है।
5.2 शक्तियाँ एवं गंभीर कमियाँ
शक्तियाँ: यह ढांचा व्यवस्थित और लचीला है, जो विशिष्ट अनुमानों पर एक बड़ा लाभ है। हार्डवेयर बाधाओं के साथ इसका सीधा एकीकरण इसे तुरंत तैनात करने योग्य बनाता है। मापन समूहों में प्रदर्शित कमी एक मूर्त, हार्डवेयर-निरपेक्ष लाभ है। यह TPB और GC के बीच सुंदरता से अंतर्वेशन करता है, सर्किट जटिलता के लिए एक समायोज्य नॉब प्रदान करता है।
गंभीर कमियाँ एवं खुले प्रश्न: कमरे में हाथी सर्किट गहराई और निष्ठा है। जबकि HT सर्किटों की संख्या कम करता है, प्रत्येक सर्किट TPB सर्किट की तुलना में गहरा (अधिक CNOT) हो सकता है। आज के शोरग्रस्त उपकरणों पर, एक गहरे सर्किट की निष्ठा कम हो सकती है, जो संभावित रूप से शॉट कमी के लाभ को नकार सकती है। पेपर को कुल संसाधन लागत के अधिक कठोर विश्लेषण की आवश्यकता है: (समूहों की संख्या) * (प्रति समूह शॉट * प्रति शॉट विचरण)। प्रति शॉट विचरण सर्किट निष्ठा पर निर्भर करता है। इसके अलावा, बड़े, जटिल अणुओं (जैसे, 50+ क्विबिट वाले उत्प्रेरक) के लिए समूहीकरण एल्गोरिदम की स्केलेबिलिटी और क्लासिकल पक्ष पर इसकी कम्प्यूटेशनल जटिलता का पूरी तरह से पता लगाना बाकी है। यह एक कम्प्यूटेशनल रूप से भारी पूर्व-प्रसंस्करण चरण बनने का जोखिम रखता है।
5.3 क्रियान्वयन योग्य अंतर्दृष्टि एवं निहितार्थ
क्वांटम एल्गोरिदम डेवलपर्स और IBM, Pasqal, या Quantinuum जैसी कंपनियों के लिए, यह कार्य एक क्रियान्वयन योग्य खाका प्रदान करता है। सबसे पहले, इसे क्वांटम सॉफ्टवेयर डेवलपमेंट किट (SDK) में TPB और GC के साथ एक मानक समूहीकरण विकल्प के रूप में एकीकृत किया जाना चाहिए। दूसरा, हार्डवेयर डिजाइनरों को ध्यान देना चाहिए: यह शोध कनेक्टिविटी के मूल्य को मात्रात्मक रूप से प्रस्तुत करता है। एक अधिक जुड़ा हुआ आर्किटेक्चर (जैसे, हेवी-हेक्स बनाम रैखिक) HT सर्किटों को आदर्श GC प्रदर्शन के करीब पहुंचने की अनुमति देगा, जो आर्किटेक्चर ट्रेड-ऑफ के लिए एक ठोस मापदंड प्रदान करता है। तीसरा, आज VQE चलाने वाले व्यवसायियों के लिए, तत्काल निष्कर्ष यह है कि अपने लक्ष्य समस्या और हार्डवेयर पर HT का TPB के विरुद्ध बेंचमार्क करें। यह न मानें कि TPB सर्वोत्तम है। TPB-HT-GC स्पेक्ट्रम पर इष्टतम बिंदु समस्या और हार्डवेयर पर निर्भर है। यह ढांचा उस इष्टतम को खोजने के लिए उपकरण प्रदान करता है, जो सर्व-उपयुक्त विकर्णीकरण रणनीतियों से आगे बढ़ता है।
6. भविष्य के अनुप्रयोग एवं दिशाएँ
VQE से परे: अन्य एल्गोरिदमों में अनुप्रयोग जिन्हें पॉली मापन की आवश्यकता होती है, जैसे क्वांटम सबस्पेस विकर्णीकरण, पॉली फीचर मैप वाले क्वांटम मशीन लर्निंग मॉडल, और क्लिफोर्ड डेटा रिग्रेशन जैसी त्रुटि शमन तकनीकें।
त्रुटि शमन के साथ एकीकरण: HT सर्किटों को शून्य-शोर एक्सट्रपोलेशन या संभाव्य त्रुटि रद्दीकरण के साथ संयोजित करना, बढ़ी हुई गहराई के त्रुटि दरों पर प्रभाव का सावधानीपूर्वक हिसाब रखते हुए।
गतिशील अनुकूलन: ऐसे एल्गोरिदम विकसित करना जो वर्तमान डिवाइस कैलिब्रेशन डेटा (गेट निष्ठा, कनेक्टिविटी परिवर्तन) के आधार पर वास्तविक समय में HT सर्किटों को अनुकूलित कर सकें।
हार्डवेयर के साथ सह-डिजाइन: अगली पीढ़ी के क्वांटम प्रोसेसिंग यूनिट (QPU) के डिजाइन को प्रभावित करना ताकि उनमें ऐसे कनेक्टिविटी ग्राफ हों जो लक्ष्य समस्या वर्गों (जैसे, क्वांटम रसायन) के लिए कुशल HT विकर्णीकरण के लिए विशेष रूप से अनुकूल हों।
समूहीकरण के लिए मशीन लर्निंग: बड़े पैमाने के हैमिल्टोनियन के लिए इष्टतम HT समूहीकरण समस्या को अधिक कुशलता से हल करने के लिए सुदृढीकरण शिक्षण या ग्राफ तंत्रिका नेटवर्क का उपयोग करना।
7. संदर्भ
IBM Quantum Experience. https://quantum-computing.ibm.com
Peruzzo, A., et al. "A variational eigenvalue solver on a photonic quantum processor." Nature Communications 5, 4213 (2014).
Kandala, A., et al. "Hardware-efficient variational quantum eigensolver for small molecules and quantum magnets." Nature 549, 242–246 (2017).
McClean, J. R., et al. "The theory of variational hybrid quantum-classical algorithms." New Journal of Physics 18, 023023 (2016).
Gokhale, P., et al. "$O(n^3)$ Measurement Cost for Variational Quantum Eigensolver on Molecular Hamiltonians." IEEE Transactions on Quantum Engineering, 1, 1–24 (2020).
Izmaylov, A. F., et al. "Unitary partitioning approach to the measurement problem in the variational quantum eigensolver method." Journal of Chemical Theory and Computation 16.1, 190-195 (2019).
